EMIB技術とは？
kichikawa@3dicrl.comEMIB、Embedded Multi-die Interconnect Bridgeは、異なる半導体ダイを一つのパッケージ内で高密度に接続するための技術です。従来のシリコンインターポーザの複雑さやコストを削減しながら、チップ間高速伝送かつ低消費電力のインターコネクトを実現します。その中心にあるのが、有機ビルドアップ基板内に埋め込まれる「シリコンブリッジ」です。この技術の成功には、シリコンブリッジを正確に配置し、他の構造と整合させる精度が不可欠です。
技術的課題：ブリッジダイの搭載精度
ブリッジダイの搭載課題
- 位置合わせ精度： 微小な誤差でも、ビアとパッドの接続不良を引き起こす可能性があります。
- 反りの管理： ダイや基板の反りが位置ずれの原因となるため、製造プロセス全体での熱寸法安定性が求められます。
- プロセス間の誤差累積： 各プロセスでの小さな誤差が最終的な精度に大きく影響します。
精度向上のための技術開発
Intelは以下の技術を採用し、これらの課題を克服したとしています。
1. 高精度な位置決め技術
- 光学フィデューシャル設計： 光学的な基準点・アライメントマークを導入し、機械的な配置の精度を補完。
- リアルタイム補正： 高速カメラとアルゴリズムを組み合わせ、配置の誤差を即時に補正。
2. 製造プロセスの統合改良
- キャビティ形成の精度向上： ビルドアップ基板に形成するキャビティの寸法と形状を均一化し、ブリッジダイの配置精度を向上。
- ダイアタッチフィルム（DAF）最適化とキャビティ底表面処理の改善。
- 均一な封止材・ギャップフィルプロセス： キャビティとブリッジダイの挟隙に空隙のない樹脂封止を実現し、安定した接合を可能に。
3. 反りの抑制
- CTE（熱膨張係数）の最適化： ブリッジ、DAF材料、基板などの材料特性を一致させ、製造中の熱反り変形を最小化。
4. エラースタック分析
- プロセス間の誤差の影響を定量的に解析し、問題点を特定。
- データを基にしたフィードバックループを活用し、プロセスを改善。
成果と影響
これらの技術革新により、Intelは次のような成果を達成しました：
- 高い歩留まり：微細なビアとパッドの完全整合性が確保され、製品信頼性が向上。
- 生産性の向上：高度な自動化により、大量生産時でも精度を維持。
- コスト削減：プロセス効率の向上により、製造コストを最適化。
結論
IntelのEMIB技術は、次世代パッケージングの可能性を切り開くものです。特に、ブリッジダイの搭載精度向上は、EMIBの高性能化と量産性を支える重要な柱です。将来的には、さらに精度を追求することで、より多機能かつ効率的なチップパッケージが実現することでしょう。第2世代のEMIB技術では、バンプピッチが55μmから45μmに縮小されていると報道されています。またブリッジダイにTSVを採用し電気的特性の向上を目指す開発が行われています。
このブログが、EMIB技術への理解を深める一助となれば幸いです。
Die Embedding Challenges for EMIB Advanced Packaging Technology
